无线电电子学论文_微纳工艺下的CMOS抗辐射加固

文章目录

摘要

Abstract

第一章 :绪论

1.1 ：课题的研究背景

1.2 ：国内外的研究现状

1.3 ：论文的主要工作

第二章 ：单粒子效应概述

2.1 ：单粒子效应类型

2.2 ：单粒子效应的电荷产生

2.3 ：单粒子效应的电荷收集和运输过程

2.4 ：单粒子效应的电路级响应

第三章 ：器件单粒子效应的仿真及其设置

3.1 ：软件介绍

    3.1.1 ：Silvaco简介

    3.1.2 ：Silvaco TCAD主要组件

3.2 :器件设计

第四章 ：基于CMOS工艺的软错误检错电路设计

4.1 ：电路介绍

4.2 ：实验过程

4.3 ：实验结果及分析

第五章 ：抗单粒子翻转的组合电路设计及其仿真

5.1 ：常见的触发器加固技术及Tanner Pro软件简介

    5.1.1 ：双向互锁存储单元技术(DICE)

    5.1.2 ：三模态冗余技术(TMR)

    5.1.3 ：时间采样技术(TS)

    5.1.4 ：Tanner Pro软件简介

5.2 ：未采用加固技术的普通触发器

    5.2.1 ：普通D触发器及其单粒子仿真

    5.2.2 ：普通主从D触发器及其单粒子仿真

5.3 ：基于保护门的主从触发器

    5.3.1 ：延迟元件的原理及其抗单粒子原理分析

    5.3.2 ：保护门电路原理及其抗单粒子原理分析

    5.3.3 ：基于保护门的主从触发器及其抗单粒子原理分析

5.4 ：小结

第六章 ：研究总结与展望

6.1 ：工作总结

6.2 ：工作展望

参考文献

致谢

攻读硕士学位期间的研究成果

文章摘要:由于集成电路工艺技术的发展,晶体管特征尺寸越来越小,辐射环境中的粒子入射的影响越来越严重,导致集成电路越来越容易发生单粒子的翻转现象。当前航空及航天领域中电路失效的一个主要成因就是粒子入射导致的单粒子效应（Single Event Effects）,为了保证系统的正常运行,对芯片的抗辐射性能有一定要求。本工作以对抗单粒子效应相关技术为基础,对D触发器抵抗单粒子瞬变及翻转的性能上进行了改进,通过将数据存放在不同节点以及电路本身的恢复机制,使单个存储节点具有抗单粒子翻转的能力。通过Spectre仿真,测试该电路抗单粒子翻转行为的抵抗能力。它能使整个芯片具备对抗单粒子相关效应却又不对设计的相关流程产生影响,同时也使得由于抗辐射设计所需的大面积芯片问题得以解决。主要研究内容如下:1:通过使用Silvaco软件建立3D器件模型,根据foundry的PDK和SPICE模型,来确定器件的尺寸和间距,STI深度等工艺参数,建立了65nm工艺CMOS器件三维模型。给器件入射不同能量的单粒子,仿真其单粒子效应。2:提出了一种由多个与非门逻辑单元构成的误差检测电路,主要用于检测65nm技术工艺下的组合逻辑电路中发生的单粒子效应（SEE）。并通过TCAD和电路混合仿真来模拟并评估逻辑电路中单粒子翻转（SEU）产生的传播效应。结果表明,该电路设计可以降低不敏感周期信号的软错误发生率,而且该电路不会使芯片在面积和运算速度上发生的显著变化。3:本文提供了一种抗单粒子翻转的D触发器。主要通过对主锁存器和从锁存器进行双模冗余加固,在主锁存器和从锁存器前加入缓冲电路,以及在缓冲器和锁存器等电路中对DICE结构的充分应用,最终实现高可靠性的抗单粒子翻转功能,并采用三维器件模型和SPICE参数模型进行器件和电路的混合模拟,分别通过器件及电路模拟进行主从锁存器中的关键器件及其它单元的模拟,获得在高能粒子的轰击情况下电路各点的电流与电压变化的具体行为,从而证明新型的加固触发器结构具备更优秀的抗单粒子辐射能力。最后,本文对此新型的加固触发器在更小的工艺尺寸下的应用进行展望。

文章关键词:

论文分类号:TN43

上一篇：无线电电子学论文_0.13um工艺抗辐射加固输入输
下一篇：没有了